數字邏輯基礎與Verilog設計（原書第3版）

出版者的話
譯者序
前言
作者簡介

第1章引言1
1.1數位硬體1
1.2設計流程3
1.3電腦結構4
1.4本書中的邏輯電路設計5
1.5資訊的數位化表示5
1.6理論與實踐9
習題10
參考文獻10

第2章邏輯電路導論11
2.1變數與函數11
2.2反相12
2.3真值表13
2.4邏輯門和網路14
2.5布林代數17
2.6利用“與”門、“或”門和“非”門進行綜合23
2.7“與非”和“或非”邏輯網路電路28
2.8設計實例31
2.9CAD工具介紹34
2.10Verilog簡介37
2.11最簡化和坎諾圖41
2.12最小化策略46
2.13和之積形式的最簡式49
2.14非完整定義函數（無關項）50
2.15多輸出電路51
2.16小結53
2.17解決問題的實例53
習題58
參考文獻61

第3章數的表示方法和算數運算電路62
3.1按位元數目法（數的位置標記法）62
3.2無符號數的加法運算64
3.3有符號數67
3.4快速加法器75
3.5使用CAD工具設計算數運算電路79
3.6乘法88
3.7其他數的表示方式90
3.8解決問題的實例94
習題97
參考文獻99

第4章組合電路模組100
4.1多路選擇器100
4.2解碼器105
4.3編碼108
4.4代碼轉換器109
4.5算術比較電路109
4.6用Verilog設計組合邏輯電路110
4.7小結121
4.8解決問題的實例121
習題126
參考文獻128

第5章觸發器、寄存器和計數器129
5.1基本鎖存器129
5.2門控SR鎖存器131
5.3門控D鎖存器132
5.4邊沿觸發的D觸發器134
5.5T觸發器139
5.6JK觸發器139
5.7術語小結140
5.8寄存器140
5.9計數器142
5.10復位同步147
5.11其他類型的計數器149
5.12用CAD工具設計含記憶元件的電路151
5.13用Verilog構建寄存器和計數器156
5.14設計舉例160
5.15觸發器電路的時序分析164
5.16小結167
5.17解決問題的實例167
習題171
參考文獻174

第6章同步時序電路175
6.1基本設計步驟176
6.2狀態分配問題183
6.3Mealy狀態模型185
6.4採用CAD工具設計有限狀態機188
6.5串列加法器實例193
6.6狀態最小化197
6.7基於時序電路的計數器設計202
6.8仲裁電路的FSM207
6.9同步時序電路的分析209
6.10演算法狀態機流程圖211
6.11時序電路的形式模型213
6.12小結214
6.13解決問題的實例214
習題219
參考文獻220

第7章數位系統設計222
7.1匯流排結構222
7.2簡單的處理器227
7.3位元數目電路234
7.4移位和加乘法器238
7.5除法器242
7.6算術平均248
7.7排序操作251
7.8時鐘同步和時序問題258
7.9小結260
習題261
參考文獻262

第8章邏輯函數的優化實現264
8.1多級綜合264
8.2多級電路分析271
8.3邏輯函數的其他表示方法273
8.4基於立方體標記法的優化技術279
8.5小結288
8.6解決問題的實例289
習題293
參考文獻294

第9章非同步時序電路296
9.1非同步行為296
9.2非同步電路分析298
9.3非同步電路綜合303
9.4狀態化簡309
9.5狀態分配316
9.6冒險324
9.7一個完整的設計實例328
9.8小結331
9.9解決問題的實例332
習題335
參考答案337

第10章電腦輔助設計工具338
10.1綜合338
10.2物理設計342
10.3小結345
參考文獻345

第11章邏輯電路測試346
11.1故障模型346
11.2測試集的複雜度347
11.3路徑敏化348
11.4樹形結構電路350
11.5隨機測試351
11.6時序電路的測試353
11.7內建自測試355
11.8印製電路板359
11.9小結361
習題362
參考文獻363

附錄AVerilog參考364
附錄B實現技術391
部分習題參考答案440

本書面向數位邏輯設計的入門課程，這門課程是大多數電子和電腦工程專業的一門基礎課程。一個成功的數位邏輯電路設計者首先必須深入瞭解其基本概念，並且能夠牢固掌握基於電腦輔助設計（CAD）工具的現代設計方法。

本書的主要目的為：1）通過典型的數位電路手工設計方法教給學生基本概念；2）清晰地展示當今採用CAD工具設計數位電路的方法。雖然目前除了少數情況外已經不再採用手工方法進行設計，但我們仍想通過教授這些手工設計技術，使學生對如何設計數位電路有一個感性的認識；並且手工設計方法能對CAD工具實現的功能進行很好的解釋，使學生體會到自動設計的優勢。本書通過簡單的電路設計案例引出其基本概念，這些案例都同時採用手工方法和現代CAD方法設計。在建立了基本概念後，提供了更多基於CAD工具的複雜例子。因此，本書的重點仍然放在現代設計方法上，以說明當今數位電路是如何設計的。

技術本書將討論現代數位電路實現技術，重點為教科書中最適合採用的可程式設計邏輯器件（PLD），其原因主要表現在兩個方面：第一，PLD在實際設計中被廣泛採用，並且適合於各種數位電路設計，事實上，從某些方面看學生們在他們的職業生涯中更喜歡基於PLD進行設計而不是任何別的技術；第二，可以通過最終用戶的程式設計在PLD上實現電路。因此，在實驗室中可以提供給學生一個機會，即基於實際晶片來實現書中的設計例子；學生也可以用自己的電腦模擬所設計電路的性能。為了達到設計目的，我們採用最常見的PLD：複雜可程式設計邏輯器件（CPLD）和現場可程式設計邏輯陣列（FPGA）。

在邏輯電路的具體設計中，我們強調硬體描述語言（HDL）的使用，因為基於HDL的方法在實際應用中是最有效的。我們還詳細介紹了IEEE標準的VerilogHDL語言，並且在例子中廣泛使用。

本書內容本書第3版的結構進行了較大的改進，第1～6章覆蓋一個學期內該課程所需講述的所有內容，而第7～11章則介紹更先進的內容。

第1章概述了數位系統的設計流程，討論了設計流程中的關鍵步驟，解釋了如何運用CAD工具自動實現所要求的眾多工作；同時介紹了數位資訊的表示方式。

第2章介紹了邏輯電路的基本知識，展示了如何使用布林代數表示邏輯電路；介紹了邏輯電路綜合和優化的概念，展示了如何使用邏輯門實現簡單電路。第一次向讀者展現Verilog，一個可用於描述邏輯電路的硬體描述語言例子。

第3章重點講述了算數運算電路，討論了數位系統中數位的表示方式，並說明了這樣的數位如何運用到邏輯電路中。另外，該章還闡述了如何使用Verilog詳細描述所期望的功能，以及CAD工具如何提供開發所期望電路的機制。

第4章介紹了用作構建模組的組合電路，包括編碼器、解碼器及多路選擇器。這些電路非常便於闡明眾多借助Verilog構建的應用，給讀者提供了一個揭示Verilog更多高級特性的機會。

第5章介紹了存儲單元，討論了採用觸發器實現的規則結構，如移位暫存器和計數器，並給出了這些結構的Verilog描述。

第6章詳細闡明了同步時序電路（有限狀態機），解釋了這些電路的行為，並介紹了用手工和自動兩種方法進行實際設計開發的技術。

第7章討論了系統設計中經常遇到的問題及其解決辦法，介紹了一個較大規模的數位系統層次化設計的例子，並給出了完整的Verilog代碼。

第8章介紹了邏輯功能優化實現的更加先進的技術，提供了優化演算法；解釋了如何與二元決策圖一樣使用一種立方體標記法指定邏輯功能。

第9章討論了非同步時序電路。雖然沒有面面俱到地敘述，但清晰展示了時序電路的主要特性。儘管非同步時序電路在實際中的應用並不是很廣泛，但是它們提供了一個深刻理解數位電路操作的非常好的途徑。該章還展示了可能存在於電路結構內部的傳播延遲和冒險競爭。

第10章給出了設計者在設計、實現及測試數位電路過程中經歷的一個完整的CAD流程。

第11章介紹了電路的測試。邏輯電路的設計者必須清楚意識到電路測試的必要性，至少應熟悉測試最基本的知識。

附錄A總結了完整的Verilog特性。整本書中都使用了Verilog，該附錄便於讀者在編寫Verilog代碼時隨時查閱與參考。

附錄B給出了數位電路的電特性，展示了如何採用電晶體搭建基本的門電路，介紹了影響電路性能的各種因素。該附錄重點討論了最新的技術，同時介紹了CMOS工藝和可程式設計邏輯器件。

課程內容建議書中大部分內容適用於兩個季度的課程。在不需要花費太多時間教授Verilog和CAD工具時，1個學期甚至1個季度的課程也可以涵蓋大部分最重要的內容。為了達到這個目的，我們按照模組化方式組織了Verilog內容以便於自學。多倫多大學不同班級的教學實踐表明，只須用3~4個學時介紹Verilog，即代碼如何編寫，包括使用設計層次結構、標量、向量，以及指定時序電路所需的代碼形式。本書給出的Verilog例子帶有大量的說明，學生很容易理解。

本書也適用於不涉及Verilog的邏輯設計課程。然而，瞭解某些Verilog知識，即使是入門水準，對學生也是有益的，並且對於設計工程師日後的工作也非常有幫助。

1個學期的課程課程需要教授的內容如下：

第1章：每一節第2章：每一節第3章：3.1~3.5節第4章：每一節第5章：每一節第6章：每一節1個季度的課程課程需要教授的內容如下：

第1章：每一節第2章：每一節第3章：3.1~3.3節和3.5節第4章：每一節第5章：每一節第6章：6.1~6.4節VerilogVerilog是一種複雜的語言，有些教師感到初學者掌握起來很困難，我們完全同意這個觀點，並且試圖解決這個問題。教師在教學過程中沒有必要介紹Verilog語言的全部。本書只介紹對於邏輯電路設計和綜合有用的重要的Verilog語言結構，略去了許多其他語言結構，如那些僅用於模擬的語言結構。並且僅在相關電路設計中用到Verilog更高級的特性時才會介紹這些知識。

本書包含了120多個示例的Verilog代碼：從只包含一些門電路到某些表示整個數位系統的電路（如一個簡單一處理器），以說明如何採用Verilog語言描述不同的邏輯電路。
 
問題求解每一章中都包含解決問題的實例，通過這些實例可以求解典型的習題。

課外習題本書提供了400多道習題，書的最後給出了部分習題的答案。與本書配套的《答案手冊》中提供了本書中所有習題的解答，以供老師參考。關於本書教輔資源，用書教師可向麥格勞·希爾教育出版公司北京代表處申請，電話：8008101936/010.62790299.108，電子郵件。——編輯注幻燈片和《答案手冊》讀者可以在作者的網站www.mhhe.com/brownvranesic上獲得本書所有圖的幻燈片。老師可以申請獲得這些幻燈片以及本書的《答案手冊》。

CAD工具現代數位系統非常龐大，很多複雜的邏輯電路若不使用CAD工具是難以設計的。本書對於Verilog的闡述有助於讀者編寫Verilog代碼以描述不同複雜度的邏輯電路。為了獲得適當的設計過程方法，使用商用CAD工具是非常有益的。一些很好的CAD工具是免費的，比如，Altera公司的QuartusⅡCAD軟體，它廣泛應用于基於諸如FPGA類的可程式設計邏輯器件的設計中。QuartusⅡ軟體的網路版本可以從Altera的網站上下載並且免費使用，而不需要許可證。本書先前版本的附錄中給出了使用QuartusⅡ軟體的教程，這些教程可以在作者的網站上找到，也可以通過Altera的程式設計網站上找到另一些有用的QuartusⅡ教程。

致謝對於在本書準備期間給予幫助的人們表達深深的謝意，其中DanVranesic提供了大量插圖，他和DeshanandSingh也參與了《答案手冊》的準備；TomCzajkowski幫助檢查一些答案。ThomasBradicich，NorthCarolinaStateUniversity；JamesClarkMcGillUniversity;StephenDeWeerthGeorgiaInstituteofTechnology;SanderEllerCalPolyPomona;ClayGlosterJr.NorthCarolinaStateUniversity(Raleigh);CarlHamacherQueen’sUniversity;VincentHeuringUniversityofColorado;YuHenHuUniversityofWisconsin;Wei.MingLinUniversityofTexas(SanAntonio);WayneLoucksUniversityofWaterloo;KartikMohanramRiceUniversity;JaneMoreheadMississippiStateUniversity;ChrisMyersUnivesityofUtah;VojinOklobdzijaUnivesityofCalifornia(Davis);JamesPalmerRochesterInstituteofTechnology;GandhiPuvvadaUniversityofSouthernCalifornia;TeodoroRoblesMilwaukeeSchoolofEngineering;TatyanaRozinerBostonUniversity;RobRutenbarCarnegieMellonUniversity;EricSchwartzUniversityofFlorida;Wen.TsongShiueOregonStateUniversity;PeterSimkoMiamiUniversity;ScottSmithUniversityofMissouri(Rolla);ArunSomaniIowaStateUniversity;BernardSvihelUniversityofTexas(Arlington);以及ZeljkoZilicMcGillUniversity給出了有益的批評與很好的改進建議。

感謝McGraw.Hill的工作人員的支持，我們非常感激RaghuSrinivasan、VincentBradshaw、DarleneSchueller、CurtReynolds以及MichaelLange的幫助，也感謝由Techsetters公司提供的排版支持。

StephenBrown和ZvonkoVranesic