功率半導體異質耐壓層電荷場優化技術

第1章 概述
1．1 功率半導體器件
1．2 橫向功率器件耐壓層
1．3 耐壓層的作用基礎與分析方法
1．3．1 耐壓層的作用基礎
1．3．2 一般分析方法
1．4 耐壓層的特殊性
1．4．1 SOI耐壓層
1．4．2 HK耐壓層
1．4．3 VFP耐壓層
1．4．4 CCL SJ耐壓層
1．4．5 GC耐壓層
參考文獻

第2章 異質耐壓層
2．1 解析理論
2．2 ENDIF耐壓層
2．2．1 高壓SOI介質場增強技術
2．2．2 介質場增強理論
2．2．3 電荷型介質場增強技術
2．2．4 薄矽層介質場增強技術與結構
2．3 HK耐壓層
2．3．1 高K材料
2．3．2 極化電荷自平衡機理的研究
2．4 VFP耐壓層
2．5 CCL耐壓層
2．6 GC耐壓層
參考文獻

第3章 ENDIF耐壓層電荷場優化
3．1 電荷型高壓SOI器件設計技術
3．1．1 矽層橫向耐壓電荷型ENDIF
3．1．2 矽層縱向耐壓電荷型ENDIF
3．2 n-反型電荷型高壓SOI器件
3．2．1 SBO高壓PSOI器件
3．2．2 SBO CBL高壓SOI器件
3．3 n-混合電荷型高壓SOI器件
3．3．1 LVD N+I SOI LDMOS結構與機理
3．3．2 PBN+SOI LDMOS
3．4 電荷型p溝高壓SOI器件
3．4．1 高壓SOI pLDMOS
3．4．2 p-積累電荷型高壓SOI pLDMOS
3．4．3 p-混合電荷型高壓SOI pLDMOS
3．4．4 FBL SOI pLDMOS
3．4．5 NBL PSOI pLDMOS
3．5 電荷型SJ高壓SOI器件
3．5．1 功率超結器件的發展
3．5．2 SB SOI SJ pLDMOS
3．5．3 T-DBL SOI SJ nLDMOS
3．5．4 TSL SOI SJ nLDMOS
參考文獻

第4章 VFP耐壓層電荷場優化
4．1 BDFP-DE LDMOS
4．1．1 引言
4．1．2 結構與機理
4．1．3 結果與討論
4．1．4 模型分析
4．1．5 工藝分析
4．1．6 結論
4．2 VFP SOI LDMOS
4．2．1 引言
4．2．2 結構與機理
4．2．3 結果與討論
4．2．4 結論
參考文獻

第5章 HK耐壓層極化電荷場優化
5．1 體矽高K
5．1．1 HKLR LDMOS
5．1．2 VFP HK LDMOS
5．2 SOI高K
5．2．1 HKHN SOI LDMOS
5．2．2 VK DT SJ LDMOS
5．3 二維勢場分佈模型
5．4 實驗方案
參考文獻

第6章 CCL SJ耐壓層電荷場優化
6．1 SBP SJ LDMOS
6．1．1 引言
6．1．2 器件結構與機理
6．1．3 結果與討論
6．1．4 總結
6．2 SBOX SJ LDMOS
6．2．1 引言
6．2．2 器件結構與機理
6．2．3 結果與討論
6．2．4 結論
6．3 PLK SJ LDMOS
6．3．1 引言
6．3．2 器件結構與機理
6．3．3 結果與討論
6．3．4 結論
6．4 SOI VK PSJ LDMOS
6．4．1 引言
6．4．2 器件結構和機理
6．4．3 結果與討論
6．4．4 結論
參考文獻

第7章 GC耐壓層電荷場優化
7．1 TGDT LDMOS
7．1．1 引言
7．1．2 結構和機理
7．1．3 結果與討論
7．1．4 結論
7．2 SG DVFP LDMOS
7．2．1 引言
7．2．2 結構和機理
7．2．3 結果與討論
7．2．4 結論
參考文獻
後記